npif

Выделение

настроила CZ

Шал-поддиапазон

Память

поОдиапа- [Ш mod

Нндапатор поддиапазонов

Рис. 5.14

структурной схемы рис. 5.7. Положим, что в приемнике используется фильтровая настройка, СЧ вырабатывает сетку частот с шагом = 100 Гц. При таком способе настройки блок записи частоты и БУС (см. рис. 5.7) могут быть построены так же, как соответствующие блоки рис. 4.4 (см. § 4.2). Рассмотрим реализацию блока управления делителями СЧ приемника. Как уже говорилось, задача БУД-установить согласно принимаемой частоте сигнала требуемый коэффициент деления ДПКД в петлях ФАПЧ СЧ. Положим, СЧ генерирует две сетки частот- грубую (крупную) с шагом 100 кГц и точную (мелкую) с шагом 100 Гц. Соответственно СЧ содержит две петли ФАПЧ, в каждой из которой имеется свой ДПКД со своей схемой управления. Таким образом, блок БУД состоит из двух схем управления ДПКД в схемах формирования мелкой и крупной сеток частот СЧ.

При разработке схемы управления ДПКД для формирования мелкой сетки частот СЧ (рис. 5.15) необходимо учитывать, что для установки коэффициента деления ДПКД, как правило, достаточно трех младших разрядов устанавливаемой цифры, так как первый старший разряд коэффициентов деления ДПКД обычно имеет постоянное значение. Например, если коэффициент деле-

От °

ти I

1С -

ния ДПКД юлжен лежать в пределах 5000...5999, то при перестройке частоты первый разряд остается постоянным и равным 5, а остальные цифры коэффициента деления могут меняться от О до 9.

Делители ДПКД, используемые в цифровых СЧ, могут иметь различную структуру. Одной из наиболее простых, дешевых и надежных является реализация ДПКД на основе обычных счетчиков. Поскольку для записи частоты будем использовать код 8421, то счетчики в ДПКД должны быть десятичные, работающие в этом же коде.

При наборе принимаемой частоты на клавиатуре в регистры Р4*...Р6* для схемы рис. 4.9 или на первых трех выходах регистров Р1*...Р4* для схемы рис. 4.8 записывается цифра от ООО до 999 в коде 8421. Счетчик, выполняющий роль ДПКД, должен считать тактовые импульсы ТИ, поступающие на его вход. При совпадении поступающих трех цифр в счетчике с цифрами в регистрах на выходе ДПКД появляется импульс; при этом счетчик обнуляется и цикл повторяется (рис. 5.15). Счетчик можно реализовать в виде последовательного включения четырех десятичных счетчиков Сч1...Сч4; три из этих счетчиков считают от О от 9, а четвертый счетчик Сч4 старшего разряда-от О до постоянной первой цифры коэффициента деления ДПКД. Для работы схемы совпадения необходимы дешифраторы сигналов от счетчиков и регистров. На вход схемы совпадения для четвертого счетчика подключается такая комбинация выходов Сч4, при которой логическая 1 па выходе схемы совпадения появляется при заданной постоянной первой цифре коэффициента деления ДПКД (па рис. 5.15 это цифра 5). Далее выходы всех схем совпадения объединяются поразрядно на схемы ИЛИ. На входы каждой схемы ИЛИ поступает десятиразрядный код с одной единственной логической 1 только при совпадении цифр регистров и счетчиков. Сигналы логической 1 с выходов трех схем ИЛИ и с выхода схемы И счетчика Сч4 поступают на общую схему И, что приводит к появлению на ее выходе единичного импульса, обнуляющего все счетчики и создающего условия для формирования очередного импульса. Импульс на выходе общей схемы И является выходным импульсом ДПКД. Поскольку на выход ДПКД проходит каждый /V-й импульс, где N - коэффициент деления